Fraunhofer-Institut für Integrierte Schaltungen IIS, Institutsteil Entwicklung Adaptiver Systeme EAS3D-Aufbauten für Systems-in-Package (SiP) enthalten oft verschiedene moderne Technologien wie Through-Silicon-Vias (TSV), Through-Encapsulant-Vias (TEV), Redistribution Layers (RDL) und Micro-Bumps. Auch im Board sind zusätzliche Bauelemente integriert, die das Gesamtsystem komplex machen. Da die Prototypen solcher Systeme sehr teuer sind, sind umfangreiche Simulationen vor der Fertigung notwendig. Allerdings betrachten die gängigen Design- und Simulationsumgebungen nicht alle Komponenten des Systems gemeinsam. Hinzu kommt, dass ein Unternehmen allein aktuell nicht in der Lage ist, ein komplettes System-in-Package erfolgreich zu entwickeln. Eine zusammenhängende Chip-Package-Board-Co-Design-Umgebung soll deshalb geschaffen werden.
Lösungsansatz
Die neue Designumgebung muss Halbleiterchips, passive Bauelemente, das Gehäuse sowie das Board umfassen. Nur dadurch sind optimale Abstimmungen dieser Bestandteile für ein Gesamtsystem möglich. Es gilt, einen optimalen Kompromiss zwischen Technologie und Kosten zu erreichen. Um diesen zu erreichen, arbeitet das Fraunhofer IIS/EAS mit Partnern am Aufbau einer einheitlichen Entwicklungsumgebung für das elektronische Design, das den Datenaustausch zwischen den Domänen Chip, Package und Board beinhaltet.
Außerdem soll ein flexibler Ansatz die Zusammenarbeit zwischen Design- und Simulationsumgebungen ermöglichen, auch wenn die an einer Systementwicklung beteiligten Partner unterschiedliche Software-Tools benutzen. Um die große Vielfalt an Technologien zu meistern, sind zudem Tools notwendig, die eine optimale Auswahl an Technologien, Baugruppen, Montage- und Packaging-Varianten ermöglicht. Dafür werden entsprechende Entwicklungsblöcke erarbeitet, auf die im späteren Design zurückgegriffen werden kann. Darüber hinaus werden im Projekt auch Simulationsmodelle erarbeitet, die exakt und effizient auf ihrer jeweiligen Abstraktionsebene funktionieren. Dadurch erhöht sich die Güte einer Simulation erheblich und teure Hardware-Prototypen können deutlich reduziert werden.
Projektstatus: abgeschlossen
