Moderne Geschäftsmodelle im IC-Design skalieren besonders gut mit einem hohen Grad an Automatisierung und Nachnutzbarkeit. Dies zeigt sich eindrucksvoll im Digitalentwurf. Der Analogentwurf ist hingegen noch wenig automatisiert, wodurch die Entwicklungszeiten lang, die Nachnutzbarkeit vergleichsweise gering und die Entwurfsrisiken sowie Entwicklungskosten hoch sind. Steigende Systemkomplexität und immer kleinere Technologieknoten verschärfen diese Herausforderungen zunehmend.
Deswegen unterstützt Sie das Fraunhofer IIS/EAS mit Lösungen für mehr Automatisierung im Analogentwurf. Unter anderem haben wir mit Intelligent IP (IIP) einen Ansatz entwickelt, der nutzerfreundlich typische analoge Grundschaltungen automatisiert und den Entwurf so beschleunigt. Darüber hinaus automatisieren wir Entwurfsschritte individuell nach Kundenwunsch.
Unser Portfolio für den automatisierten Analogentwurf beinhaltet die Entwicklung von Software und Skripten für wiederkehrende und/oder fehleranfällige Entwurfsschritte insbesondere für die Cadence Virtuoso®-Entwurfsumgebung. Daneben entwickeln wir anwendungsorientierte und automatisierte Designflows von Schematic Entry über die Simulation bis zur Layout-Automatisierung.
Unsere Angebote sind für Technologien von 350 nm bis 22 nm sowie FinFET-Technologien verschiedener Foundries anwendbar. Zusätzlich bieten wir projektübergreifende Automatisierung, Design-Portierung und -Migration an. Bei der Wahl der geeigneten Automatisierungsmethoden und Entwurfswerkzeuge stehen für uns Kosten, Nutzen sowie Usability für unsere Kunden im Fokus.