System-Packaging

Substrat für System-on-Chip
Fine-Pitch-Package-Substrat für ein multifunktionales System-on-Chip
Chiplet-Architektur des Fraunhofer IIS/EAS
Chiplet-Architektur des Fraunhofer IIS/EAS

Mit steigendem Funktionsumfang elektronischer Systeme und zunehmender Miniaturisierung stoßen traditionelle Chipaufbauten immer stärker an ihre technologischen und wirtschaftlichen Grenzen. Durch neuartige Konzepte in der Systemintegration – wie die Chipstapelung oder der Einsatz von Interposern – kann ein höherer Datendurchsatz bei gleichzeitig sinkendem Energieverbrauch und reduziertem Flächenbedarf erzielt werden. Zudem ermöglichen moderne Packaging-Lösungen bis hin zu Chiplets die Einbindung unterschiedlichster Baugruppen wie Prozessoren, Sensoren und Funkschnittstellen in einem Baustein.

Besondere Herausforderungen beim Entwurf sind dabei die Beherrschung der Komplexität, die optimale Ausnutzung der zusätzlichen Freiheitsgrade und die Berücksichtigung der engen thermischen, mechanischen und elektrischen Kopplung im gestapelten System. Das Fraunhofer IIS/EAS unterstützt Sie bei der Lösung dieser Herausforderungen für ein optimales System-Packaging.

 

NEU: Zusammen mit dem Fraunhofer IZM und dem Fraunhofer ENAS haben wir eine zukunftsweisende Forschungsinitiative gestartet: das Chiplet Center of Excellence (CCoE). Gemeinsam mit der Wirtschaft wollen wir damit die Einführung von Chiplet-Technologien vorantreiben.

Unsere Leistungen

Wir begleiten und unterstützen Sie bei Ihren Forschungs- oder Auftragsprojekten zu modernen Packaging-Technologien von der Konzipierung bis zum Prototypen. Wir bieten Ihnen:

System-Packaging
© Katharina Knaut
System-Packaging
  • Beratung zu aktuell verfügbaren hochintegrierenden Lösungen für Chips und Systeme
  • Durchführung von Vorstudien zur Abschätzung von Systemleistung und -kosten
  • Auswahl der besten Integrationstechnologie (z. B. Interposer beruhend auf Fraunhofer-Technologie) gemäß Kundenanforderungen und Anwendungsbedingungen
  • Unterstützung vom Entwurf über die Prototypfertigung bis zur Serie
  • Simulation thermischer, elektrischer und mechanischer Effekte für komplexe Packages
  • Assembly Design Kit (ADK), um sicherzustellen, dass ein komplettes Package die Anforderungen an die Fertigungssicherheit und die Leistung erfüllt
  • Planung und Organisation der Prototypfertigung bei unseren Partnern
 

Ihr Mehrwert

Unsere jahrelange Erfahrung in der Systemintegration sowie unser weitgreifendes Netzwerk machen uns zu einem wichtigen Partner beim kundenspezifischen Entwurf von Integrationslösungen für elektronische Systeme.

  • Höhere Systemleistung in Kombination mit geringem Energieverbrauch
  • Maximale Miniaturisierung komplexer Systeme, wie z. B. Sensorsysteme
  • Kostenersparnis gegenüber vergleichbarer ASIC-Implementierung insbesondere bei kleinen Stückzahlen
  • Herstellerunabhängige Bewertung verfügbarer Integrationslösungen
  • Risikosenkung bei der Einführung neuer Packaging-Lösungen
  • Termingerechte Umsetzung von Prototypen und Kleinserien
  • Zentraler Ansprechpartner von der Konzipierung über den Entwurf bis zur Prototypenfertigung

Referenzen und weitere Informationen

Industriereferenz

Dream Chip
Technologies GmbH

Fine-Pitch-Package-Substrat für ein multifunktionales System-on-Chip

Referenzprojekt

ARAMID

Eine Schlüsseltechnologie für das autonome Fahren ist Radarsensorik, die auch unter sehr schlechten Sichtbedingungen eine zuverlässige Überwachung der Fahrzeugumgebung ermöglicht. ARAMID soll die Basis für die Weiterentwicklung und den breiten Einsatz von Radarsensoren in Automobilen bilden.

Referenzprojekt

SiPoB 3-D

Die Wissenschaftler des Fraunhofer IIS/EAS arbeiten im Projekt an Designmethoden und Designflows für das sogenannte System-Package-Board Co-Design. Damit soll die Entwicklung komplexer Systems-in-Package beschleunigt und sicherer gemacht werden.

Referenzprojekt

PIN3S

Ziel des Projektes ist die Entwicklung von Fertigungstechnologien für die nächste Generation höchstintegrierter Mikroelektronik. Dabei sollen Verfahren sowie ihr Zusammenspiel zur Herstellung von ICs mit Leitungsbahnabständen von nur 3 Nanometern entwickelt werden.