Kundenreferenz zur Verringerung des Verifikationsaufwands

Seit mehr als 20 Jahren produziert die Elmos Semiconductor AG moderne Ultraschall-ICs für Anwendungen aus dem Automobil-  und dem Industrieumfeld. Dabei steigen die Anforderungen an die Schaltungen und ihre Komplexität immer weiter an. Aus diesem Grund nimmt die Verifikation der ICs inzwischen einen beträchtlichen Teil ihrer Entwicklungszeit ein. Gleichzeitig ist es inzwischen unerlässlich, die Funktionssicherheit selbst für kleinste Einheiten eines Systems nachzuweisen, um auch in Zukunft höchsten Anforderungen an die Zuverlässigkeit zu genügen.  

Das Fraunhofer IIS/EAS hat deshalb mit der Elmos-Tochtergesellschaft DMOS einen besonders effizienten Verifikationsablauf erarbeitet. Ziel war es, den manuellen Aufwand für diesen Prozess so weit wie möglich zu reduzieren. Grundlage hierfür waren aktuelle Methoden wie UVM (Universal Verification Methodology), die ein strukturiertes Vorgehen optimal unterstützen. Auf ihrer Basis haben DMOS und der Institutsteil einen Verifikationsplan und darauf beruhende Testszenarien entwickelt, die zu einer höheren Testabdeckung führen. Besonderes Augenmerk lag auf der automatisierten Generierung von belastbaren Aussagen zu Fehlerfreiheit und Testabdeckung. Diese wurden besonders effizient durch ein parametrisierbares Verfahren zur Auswertung der Simulationsdaten gewonnen. Dabei unterstützt auch eine neue grafische Darstellung der Verifikationsergebnisse die Entwickler. Mit diesen Maßnahmen konnten interne Abläufe optimiert und gleichzeitig auch besonders anspruchsvolle Kundenvorgaben erfüllt werden.

Ein zukünftiger Schwerpunkt der Zusammenarbeit liegt auf der Erarbeitung von Ansätzen, die eine weitgehende Nachnutzung der Verifikationsumgebung für verschiedene Entwurfsprojekte ermöglichen sollen. Dafür wird das Fraunhofer IIS/EAS Verifikations-IPs für eine vordefinierte Umgebung entwickeln. Ziel ist es, dadurch den Gesamtaufwand nochmals erheblich zu senken, insbesondere für Folgeprojekte.