Testlabor für die Zuverlässigkeit von ICs (Waferprober-Labor)

Das Testlabor für die Zuverlässigkeit von Transistoren auf Waferebene

Um elektronische Bauteile zuverlässiger und damit nachhaltiger zu bauen, werden am Fraunhofer IIS die Kernkomponenten der Chips, die Transistoren, mit aufwändigen Prüfungen und Computermodellen getestet. Die Forschenden des Institutsteiles Entwicklung Adaptiver Systeme sind darauf spezialisiert, neue Transistortypen und -technologien zu prüfen, ehe diese in großer Zahl in der Industrie eingesetzt werden. Untersucht werden die verschiedenen Alterungs- und Degradationsmechanismen in den Bauteilen.

Zwei Waferprober und weitere Messgeräte stehen im Testlabor bereit, um Transistoren auf ihre Charakteristika und Zuverlässigkeit zu vermessen. Dazu werden die Transistoren zum Beispiel viele Stunden lang unter Stress gesetzt, auf bis zu minus 40 Grad Celsius abgekühlt, auf bis zu 200 Grad erhitzt und außerdem hohen elektrischen Spannungen ausgesetzt.

Mit der technischen Ausstattung im Dresdner Labor dauert die Messung zwischen den Stressphasen gerade einmal fünf Mikrosekunden. Damit ist die Messung deutlich schneller als vergleichbare Prüfverfahren, und beeinflusst die testbedingte Alterung nur minimal. Eine Besonderheit der Prüfungen ist auch, dass Stress so an den Transistor angelegt werden kann, wie es den realen Bedingungen beim späteren Einsatz entspricht. So wird beispielsweise alternierender Stress angelegt, der in einem gewissen Rhythmus zu- und abnimmt. 

Thematischer Fokus des IC-Testlabors 

Zuverlässigkeitstests von integrierten Transistoren auf Waferebene (WLR) und für Prüflinge im Package.

Wer kann die Ausstattung nutzen?

Halbeiterhersteller und Designer von integrierten Schaltungen, um neue Transistortechnologien testen zu lassen, Forschungseinrichtungen, Kooperationspartner

Was kann im Labor getan werden?

Integrierte Bauelemente können elektrisch charakterisiert werden – unter verschiedenen Spannungs- und Temperaturbedingungen gemäß den allgemeinen Industriestandards (JEDEC) und spezifischen Kundenanforderungen. Dies gilt der Technologiequalifizierung, z.B. nach AEC-Q100.

Eine Besonderheit: Im Labor ist die Fast-BTI-Messungen möglich, zur Analyse von Degradation und Relaxation beim Alterungsprozess Bias Temperature Instability.

Hauptanwendungsgebiete des Testlabors für integrierte Schaltungen 

Die Zuverlässigkeit von ICs und Geräten ist ein Schlüsselkriterium für sicherheitskritische oder langlebige Anwendungen. Um den Einfluss verschiedener Verschleißmechanismen zu untersuchen, charakterisieren wir Halbleiterstrukturen nach Industriestandards sowie spezifischen Kundenanforderungen mit dem Fokus auf Zuverlässigkeit. Wir planen die entsprechenden Experimente, führen diese durch und analysieren die Daten. Darüber hinaus bieten wir zusätzliche Messungen an, um Degradationsmodelle zu kalibrieren oder spezifische Technologiefähigkeiten zu bewerten.

• Erstellen von Prüfkonzepten und Qualifizierungsplänen
• Implementierung von kundenspezifischen Messverfahren
• Messungen an Wafern oder Einzel-Dies
• Datenerfassung/-analyse einschließlich Lebensdauervorhersage
• Kalibrierung von Transistordegradationsmodellen