Der Chipmarkt wächst weltweit – bis 2030 wird er sich voraussichtlich auf die Marke von gut einer Billion US-Dollar fast verdoppeln. Der Bärenanteil dieses Marktes verteilt sich auf digitale Funktionen in Form von Logik, Mikroprozessoren und Speicher. Die zwar nur mit etwa 15 Prozent Anteil beitragenden analogen ICs sind wichtige Komponenten für Gesamtsysteme und daher fast immer vertreten. Insbesondere sorgen sie für das Powermanagement und ermöglichen Spezialfunktionen u. a. im Kommunikations-, Automotive- und Industrial-Bereich. In diesem Beitrag wird dieser analoge bzw. Mixed-Signal-Anteil näher betrachtet. Dabei fällt auf, dass die Wertschöpfung offenbar auf Systemebene geschieht: Der relativ kleine Analog-IP-Markt steht nämlich einem deutlich größeren Markt Analoger ICs gegenüber. Gründe hierfür sind in der Digitalisierung selbst zu finden. Analoge Signalverarbeitung stellt die Grundlage für digitale Sensorik und Aktorik dar und bildet immer die Brücke von physikalischen Signalen in die digitale Welt und zurück. Hand in Hand mit einem steigenden Chip-Bedarf gehen dabei auch die steigenden Anforderungen an Performance und Komplexität pro Einheit.

Während der digitale IC-Entwurf auf viel Automatisierung (EDA, Electronic Design Automation) zurückgreifen kann, erfolgt der Analogentwurf noch immer größtenteils klassisch manuell. Zwar sind auch im Bereich Analog-EDA in den vergangenen Jahren viele Fortschritte erzielt worden, doch es bleibt aktuell meist „nur“ bei einer sukzessiven Unterstützung des noch immer manuellen Handentwurfs. Daher liegt die Entwurfsproduktivität im Analogen mehrere Größenordnungen hinter der im Digitalen. Somit sorgen selbst kleine Analogteile in Mikrochips für hohe – und oft das Digitale übersteigende – Entwicklungszeiten und -Kosten. Gleichzeitig nimmt die Zahl des Designer-Nachwuchses aufgrund sinkender Absolventenzahlen in entsprechenden Studiengängen weiter ab. Das bedeutet, dass immer weniger Designer für den Entwurf immer komplexerer Chips zur Verfügung stehen. Dieser Trend wird sich in den kommenden Jahren absehbar verschärfen und der Druck, Lösungen zu finden steigt.

Um diesen Problemen zu begegnen, eignen sich verschiedene Lösungsansätze. Zum einen wird verstärkt Systemengineering eingesetzt werden, um die steigende Komplexität durch ein systematisches Top-Down-Vorgehen handhaben zu können. Dabei erhöht sich zwar im ersten Schritt der Aufwand durch den Aufbau der Systematik selbst und durch den zunächst steigenden Verifikationsaufwand verschiedener Methoden und Modelle auf höheren Abstraktionsebenen, jedoch kann dadurch langfristig Verifikationszeit eingespart werden. Denn erst durch schnelle und möglichst komplette Systemsimulationen sind komplexe Systeme ausreichend verifizierbar. Hier muss ebenfalls die gesamte Peripherie und Anwendung des ICs eine Rolle spielen: Von der elektrischen externen Beschaltung (z. B. Spannungsversorgung), über Aufbau- und Verbindungstechnik bis hin zur Firmware und sogar Softwareumgebungen der Zielapplikationen ist eine Vielzahl an Details über alle erforderlichen Abstraktionsebenen abzudecken. Diese Qualität der Verifikation auf Systemebene erlaubt eine viel bessere Übersicht und stellt so die Basis für die stärkere Abstimmung und Parallelisierung von Entwurfsaufgaben der Komponenten dar. Damit lässt sich letztendlich eine Einsparung an Designzeit und eine höhere Systemrobustheit erreichen.

Die systematische Zerlegung eines Systems in Einzelkomponenten bringt darüber hinaus die Möglichkeit, Komponenten nachhaltig wiederzuverwenden. Stehen immer weniger Experten für den Entwurf zur Verfügung, ist die Wiederverwendbarkeit einzelner Systemteile essentiell und von strategischem Charakter. Wiederverwendung – oder Reuse – wird jedoch durch zwei Faktoren erschwert.

Einerseits kann ein einzelner IP-Block nicht alle denkbaren Spezifikationsparameter für verschiedene Systeme abdecken (bottom-up). Beispielsweise werden Parameter wie die Samplerate in Kombination mit der Auflösung eines ADCs oder der Eingangsspannungsbereich eines Buffers je nach Applikation immer wieder neu angepasst. Der Einzelblock muss somit in gewissen Grenzen an seinen vielfältigen Einsatzbereich schnell anpassbar sein. Designseitig vorgesehene Rekonfigurierbarkeit der analogen Schaltungsteile ist eine mögliche Lösung. Diese kann entweder in der Designphase durch Analog-EDA erfolgen oder durch eine geeignete Implementierung realisiert werden, die die Schaltung im Betrieb z. B. per Konfiguration mittels digitaler Register konfigurierbar hält.

Der zweite Reuse-Aspekt ist der Wechsel hin zu neuen Technologien. So kann man von der Skalierung oder Second- und Multiple Sourcing profitieren. Liegt ein IP nur für eine oder wenige Halbleitertechnologien vor, kann auch nur genau diese kleine Anzahl an Technologieknoten und Herstellern bedient werden. Um den adressierbaren Markt zu vergrößern, ist eine möglichst unkomplizierte Portierung, vor allem der Layouts, wünschenswert, um den Designaufwand gering zu halten. Da hier der Entwurfsprozess erneut durchlaufen werden muss, sind neue EDA-Methoden für Reuse und Entwurfsbeschleunigung erforderlich. Diese EDA-Methoden sollten idealerweise in Kombination mit dem Entwurfsprozess und dem neuen IP – oder gar der IP-Familie – gedacht und umgesetzt werden.

Letztendlich wird nur eine Kombination von verschiedenen Maßnahmen – wie rekonfigurierbaren und modularen IP-Architekturen, flexiblen Entwurfskonzepten und verstärkter EDA-Nutzung – helfen, dem wachsenden Bedarf an analogen Schaltungskomponenten bei gleichzeitig erhöhter System-Komplexität auch zukünftig nachzukommen.